A/D převodníky a analogový komparátor

Z MAM wiki

(Rozdíly mezi verzemi)
Přejít na: navigace, hledání
Horcik (diskuse | příspěvky)
(Založena nová stránka: == Analogový komparátor == Analogový komparátor porovnává vstupní signály na invertujícím AIN1 a neinvertujícím AIN0 vstupu, výstupní hodnota Analog Comparat…)
Porovnání s novější verzí →

Verze z 21. 3. 2010, 20:13

Analogový komparátor

Analogový komparátor porovnává vstupní signály na invertujícím AIN1 a neinvertujícím AIN0 vstupu, výstupní hodnota Analog Comparator output, ACO, je v log. 1, je-li napětí AIN0 větší než AIN1. Výstup může sloužit jako vstup čítače/časovače 1 a jeho změna nebo zvolená hrana může vyvolat přerušení. Ke vstupům může být připojen zdroj referenčního napětí, vstupní piny, nebo vstupní signál A/D převodníku. Detaily ovládání jsou v datasheetu, sekce Analog Comparator.


A/D převodník

Mikroprocesor má mezi periferiemi zařazen 10-bitový A/D převodník s postupnou aprogimací, na vstupu doplněný multiplexorem (dle pouzdra procesoru 6 nebo 8 vstupů, v DIL28 pouze 6) a obvodem Sample&Hold. Doba převodu je 13 - 260 μs, rozsah vstupního napětí 0 V - Ucc, referenční napětí buď referenční zdroj 1,1 V, nebo analogové napájecí napětí blízké Ucc. Převodník lze spustit k jedné konverzi, nebo může být volně běžící, po ukončení převodu může vyvolat přerušení. Pro zvýšení přesnosti převodu lze přocesor po dobu převodu uspat v Noise Canceler módu.

Převod startuje zápisem log. nuly do Power Reduction ADC bitu, PRADC, a log. 1 do ADC Start Conversion bitu, ADSC. ADSC je vynulován po skončení převodu. Mimo to může být převod spouštěn automaticky vzestupnou hranou spouštěcího signálu (možnosti: volně běžící mód, analogový komparátor, externí přerušení INT0, událost na čítači/časovači 0 a 1).

Registry s řídicími slovy nastavují zdroj referenčního napětí a vstupního signálu (ADMUX), způsob spouštění převodu, povolení přerušení a zdroj a předdělič taktovací frekvence převodu (ADCSRA – ADC Control and Status Register A), zdroj vnějšího spouštění (ADCSRB – ADC Control and Status Register B), zablokování logiky číslicových vstupů na vstupech analogového signálu (DIDR0 – Digital Input Disable Register 0). Výsledek převodu je uložen v registrech ADCL a ADCH (ADC Data Register).

Osobní nástroje