Flash 370i ISR

 Typické vlastnosti:

Celkový popis

    Skupina integrovaných obvodů  Flash 370i ISR patří mezi programovatelné logické součástky s vysokou integrací vyrobené 0,65 um technologií. Tyto součástky jsou elektricky mazatelné a reprogramovatelné v systému (ISR). Funkce ISR je zabudována pomocí JTAG sériového rozhrani (vývody SDI a SDO).

    Architektura systému je založena na množství logických bloků, které jsou spojeny pomocí programovatelné spojovací matice (PIM). Každý logický blok obsahuje své pole termů a další pole pro přidělování výstupních termů mezi 16 makrobuněk, které jsou také součástí logického bloku. PIM rozvádí signály z výstupů logických bloků a všech vstupních vývodů na vstupy logických bloků. V některých provedeních těchto obvodů (372,374) nejsou všechny výstupy makrobuněk vyvedeny ven - tyto makrobuňky se mohou využít např. jako registry.
 

Popis funkce jednotlivých bloků:
obr.1

Programovatelná spojovací matice
    (PIM-Programmable Interconnect Matrix)


    Je tvořena kompletní spojovací maticí mezi I/O vývody a zpětnými vazbami z logických bloků. Propojení je realizováno automaticky pomocí programu, doba zpoždění je definována. Signál z jakéhokoliv I/O vývodu může být propojen se všemi logickými bloky. Do PIM vstupují všechny I/O vývody, vstupní vývody a všechny zpětné vazby z logických bloků. Výstup z PIM tvoří signály spojené s vhodnými logickými bloky. Zpoždění signálu průchodem PIM je uvedeno pro každý typ součástky, je v něm započítán nejhorší případ.
Logický blok

    Logický blok je základní stavební jednotkou pro obvody řady Flash 370i. Sestává se z pole termů, tzv. přiřazovacího pole, 16 makrobuněk a množství I/O buněk. Počet I/O buněk závisí na konkrétní součástce.
    U řady Flash 370i existují dva typy logických bloků. První z nich ,uveden na obr.2, obsahuje 16 I/O buněk. Tento typ je vhodný pro aplikace, které vyžadují velké množství I/O vývodů. Druhý typ (obr.3) má pouze 8 I/O buněk a zbývající makrobuňky mají jen vnitřní zpětnou vazbu do PIM. Tato konstrukce je vhodná pro aplikace vyžadující více registrů.
obr.2

obr.3

Pole výstupních termů
(Product Term Array)

    Každý logický blok obsahuje programovatelné pole výstupních termů o velikosti 72x86. Pole má 36 vstupů z PIM. Tyto vstupy mají původ ze zpětných vazeb a z vývodů součástky. Každý z 36 vstupů má LOW a HIGH verzi, což tvoří 72 vstupů do pole. Z těchto 72 vstupů může být vytvořeno 86 výstupních termů. Z nich 80 je pro celkové použití v 16 makrobuňkách. 4 ze zbývajících 6 výstupních termů jsou vyhraženy pro ovládání OE vstupně/výstupních buněk. Zbylé dva termy jsou rezervovány pro asynchronní set a reset.
Přiřazovací pole
(Product Term Allocator)

    Přes přiřazovací pole program automaticky rozdělí výstupní termy mezi 16 makrobuněk, jak je potřeba.
 
Makrobuňka

    I/O makrobuňka
    Architektura této makrobuňky je na obr.4. Může být využita jako kombinační, klopný obvod typu D, T ,nebo jako úrovňový záchytný registr. Registr může být asynchronně nastaven, nebo resetován. Časování registru je flexibilní. Podle typu součástky jsou dostupné dva nebo čtyři globální hodinové vstupy. Navíc je možné volit citlivost registru na náběžnou, nebo sestupnou hranu. Výstup makrobuňky lze pomocí výstupního multiplexeru nastavit na aktivní v logické nule, nebo jedničce. Signálová cesta I/O vývodu je oddělena od zpětné vazby. Pokud tedy makrobuňku využijeme pouze jako skrytou (jako výstup bude mít zpětnou vazbu), můžeme příslušný I/O vývod využít jako vstupní.

obr.4

    Skrytá makrobuňka
    Je velmi podobná I/O makrobuňce. Hlavní rozdíl spočívá v tom, že tato buňka nemá schopnost přenést přímo výstupní data do I/O vývodu. Její výstup je přiveden do PIM. Tato buňka je dále vylepšena tak, aby jako její vstup bylo možné využít výstupu sousední buňky.

    I/O buňka
Každý výstup může být nakonfigurován jako pouze výstupní, nezapojený (pouze vstup), nebo může být dynamicky ovládán jedním ze dvou výstupních termů.

    Vstupy
6 vývodů je navrženo pouze jako vstupy. Existují čtyři možnosti nastavení těchto vstupů: kombinační, registrové, dvojité registrové a jako záchytný registr. U těchto vstupů je možno dále měnit polaritu signálu.

obr.5

Některé praktické informace

    Časový model je velmi jednoduchý a je znázorněn na obr.8. Tato rodina obvodů je schopná pracovat s napájecím napětím 5V a 3.3V. Další novinkou je tzv. Bus-Hold schopnost, což je vylepšená verze tzv. Pull-up rezistoru. Existuje řada programů pro návrh konkrétní aplikace v těchto obvodech (Warp2,Warp3,Warp2Sim). Programování této řady je možné provádět též několika způsoby, z nichž asi nejzajímavějším bude systém ISR (In-System Reprogrammable).

obr.8