Quick Logic

Firma nabízí celkem tøi rodiny obvodù FPGAs-pASICS, zajišťující vysoký užitný výkon pøi nízké cenì a znaènou flexibilitu pøi programování. Používají patentovì chránìnou technologii ViaLink,vysoky pracovní kmitoèet až do øádu 400 Mhz a mají logickou kapacitu až do 60 000 hradel.  Vyrábìjí se celkem ve tøech tøídách a to komerèní, prùmyslové a vojenské (commercial, industrial , military). K dispozici je øada designových nástrojù.

QuickLogic's pASIC 1  Family of FPGAs

Jedná se o první generaci FPGAs s kapacitou  od 2000 do 14000 použitelných hradel v pouzderech od 44-pinù do 208-pinù. Série s oznaèením „L" jsou napájeny 3,3 V.  Dìlají se v plastových a keramických pouzdrech.  Rychlost až 100 MHz, zpoždìní na hradlo pod 2 ns.


QuickLogic's pASIC 2 Family of FPGAs

Tato rodina integrovaných obvodù se vyznaèuje poètem od 5000 do 16000 použitelných logických hradel v pouzdrech od 84-pinù do 256-pinù. Nabizejí flexibilnìjší buòky umožòujicí dobøe optimalizovat návrh jak ze schématu, tak pomocí jazyka HDL. K dispozici v komerèním, prùmyslovém a vojenském provedení. Napájení 5V nebo 3,3V. Nabízejí rychlost až 200 Mhz.



Quick Logic pASIC  3 FPGA FAMILY

Základní pøehled
Vysoký výkon a stupeò integrace
- až  60,000 ¨použitelných  PLD hradel s  316 I/Os
- 300 MHz 16-bit èítaèe, 400 MHz datové cesty, 160+ MHz FIFO
Nízká cena 
- 0.35µm ètyøi vrstvy, "metal non-volatile CMOS process"
- PBGA - efektivní využití prostoru
Snadný vývoj 
-  výborná  propojitelnost  routable with pin-outs locked
-  logická buòka konfigurovatelná v širokém rozsahu
- dostupný vývojový software Quick Works, Verilog/VHDL
Pokroèilé I/O rozhraní
- kompatibilní s I/Opro  3.3 V and 5V
- kompatibilní s PCI  sbìrnicemi 3.3V a 5.0V
- plnýl JTAG boundary scan
- registrované  I/O buòky s individuálnì kontrolovanými hodinami

Tato rodina programovatelných obvodù je vyrábìna 0,35µm technologii s originální patentovanou technologoii   výroby programovatelných propojek nazývanou ViaLink. Všech pìt obvodù s poètem PLD hradel od 12 000 se 140I/O až do 100 000 s 316 I/O mohou pracovat na vysokých kmitoètech - 16 bitový èítaè bìžící na 300 MHz, datové kanály na více než 400 MHz. 100% propojitelnost všech logických bunìk s I/O piny. Logické buòky jsou konfigurovatelné v širokém rozsahu, mohou realizovat jednu nebo více logických funkcí. Jsou propojovány propojkami umístìnými v horizontální a vertikální ose. Díky tomu, že propojky jsou velmimalé mohou být umístìny v kadém køížovém bodì a tak jejich hustota je 4-krát až 6-krát  vìtší než u FPGA stavìných na bázi SRAM nebo EPROM. Napájecí napìti je 3V nebo 5V a jim odpovídající urovnì logiky.

Vývojový software nazývaný QuckWorks a QuickTools je k dispozici na platformu PC ( Windows ), pracovní stanice Sun SPARC ( Solaris) a pracovní stanice HP øady 9000 (HP-UX). Na platformu PC existuje i odlehèená verze QuickWorkLight. Vývojové nástroje umožòijí všechny standartní metody návrhu  Obsahují také knihovnu s více než 400 funkcemi plnì odladìnými a zoptimalizovanými.

 
Propojovací pole je dvourozmìrné nad každou buòkou je umístìno øádovì 30 propojovacích vodièù. Každá logická buòka obsahuje jeden pamìťový registr, + logiku pro implementaci pøídavného latch obvodu, tedy celkem 3 registry na dvì buòky, pamìťové registry jsou také v I/O buòkách.

ViaLink - systém programovatelných propojek
Maximální rychlost programovatelných obvodù je obvykle limitována vlastnostmi propojovacích elementù, respektive jejich impedancí v režímu ON a OFF. Impedance propojky VialLink je v sepnutém stavu menší než 50 ohmù, což je tedy ménì nìž 5% impedance propojek na bázi EPROM nobo SRAM a ménì než 10% dielektrických propojek. Kapacita tìchto propojek je øádovì asi tøikrát nenší.  V dùsledku toho je menší i výsledná èasová RC konstanta a propojovací pole mùže bìžet na podstatnì vyšším kmitoètù. Propojovací pole u této rodiny je tvoøeno ètyømi vrstvami navzájem køížících se kovových vodièù, programovatelné propojky jsou umístìny mezi vrstvami 3 a 4.
.

Propojka se skládá z wolframové jádra a izolaèní vrstva je tvoøena amorfním køemíkem.

 Programovatelné buòky
Logická buòka sestává ze dvou šestivstupých vstupých hradel AND, ètyø dvouvstupých hradel AND, šesti dvouvstupých multiplexorù a jednoho klopného obvodu. Celkem má kažá programovatelná buòka 29 vstupù a výstupù. Klpný obvod D mùže být nakonfigurován tak, aby se choval jako J-K, S-R nebo T.

Každá buòka mùže realizovat jednu rozsáhlejší funkci nebo až pìt nezávislých logických  funkcí užívajících jednotlivé fragmenty
buòky.

Vstupnì/výstupní I/O buòky
Mùže pracovat jako vstupnì/ výstupní nebo jako vstupní. Je tøístavová. Skládá se z dvouvstupého hradla OR, tøístavového výstupního bufferu, vstupního bufferu , zpìtnovazebního registru.

Pokud je nakonfigurována jako výstupní mùže pracovat jako aktivní v øežimu HIGH, LOW, pøípadnì s otevøeným kolektorem.
Hodiny, reset, enable  mohou pocházet z libovolného pinu, nebo z jedné z globálních sítí.

Vstupní buòky
Slouží k pøímému pøístupu do logického pole nebo globální sítì. Umožòují hradlovaný pøístup. 

Typy propojovacích segmentù
 Existují následující propojovací segmenty:

Segment wires bìží vertikálnì pøes každou buòku a dual wires bìží horizontálnì pøes každou buòku. Slouží k efektivnímu propojení jedné nebo dvou logických buòek Mají nízký odpor a kapacitu. Express lines pokrývají celý èip nepøerušovanì, mají vìtší kapacitu. Quad wires jsou podobné segmented  wires, ale maji ViaLink segmenty každé ètyøi buòky. Distribute networks složí k precisnímu globálnímu rozvodu signálu po celém èipu. Dìlí se na "array" network a "global" network.  Array network slouží k propojení hodin, set a reset signálu a specifické propojení pinu.  Global network propojuje registry. Výhody ètyøvrstvé propojovací sítì oproti dvouvrstvé z hlediska zabrané  plochy jsou na následujícím obrázku.