Základní architektura

Serie SPARTAN využívá standardní FPGA strukturu viz obr.1. Skládá se z CLB (Configurable Logic Blok) umístěný do matice. CLB jsou propojeny pomocí Routing channels. Vstupně výstupní signály jsou vyvedeny pomocí IOB (Input / Output Blok).

CLB – zajišťuje implementaci log. Fce
IOB - zajišťuje interface mezi piny a interními signálovými vodiči
Routing Channels – zajišťuje vzajemné propojení vstupů a výstupů CLB bloků a IOB bloků



Obr.1