Obvodová technika číslicových systémů LS 2003

Přednáška: ÚTERÝ 7:30 - 9:00 posluchárna 52

Cvičení: dle rozvrhu v posluchárně 405 a laboratoři 362

 

Osnova přednášek: Prof. Ing. Jan Uhlíř, CSc.

25.2. Elektronické logické členy, řady logických členů (technologické struktury), základní parametry jednotlivých struktur (statické a dynamické), problémy vzájemného propojování v téže struktuře, vzájemná kompatibilita a propojování různých technologických struktur. Třívoltové logické obvody.

4.3. Sběrnice a propojovací vedení, impulsní rušení v napájecích spojích (impulsy v proudu ss napájení), přenos logických signálů, odrazy a rušení na spojích mezi obvody, problémy dlouhých sběrnic. Paralelní spojování výstupů, kolize výstupů, agresivita logických stavů, třístavové výstupy.

11.3. Kategorie a skupiny logických integrovaných obvodů: MSI kombinační obvody (hradla, dekodéry, multiplexery, aritmetické jednotky), registry a čítače (klopné obvody JK, D, posuvné registry, registry dat, čítače binární, dekadické), budiče sběrnic a stykové obvody.

18.3. Logické a aritmetické operace, reprezentace čísel v celočíselné aritmetice (dvojkový doplněk, BCD, pohyblivý řád binárních čísel). Dvojková sčítačka, aritmeticko-logická jednotka, paralelní násobička.

25.3. Statické paměti RAM, vnitřní struktury, časový diagram řízení při zápisu a čtení, typické časové diagramy signálů, kterými mikropočítače řídí přístup do pamětí, přizpůsobovací obvody a tvorba paměťových systémů.

1.4. Dynamické paměti, vnitřní struktury, časový diagram řízení při zápisu a čtení, speciální časování při adresování, zápisu, čtení a občerstvování, paměti EDO.

8.4. Paměti ROM, EPROM, EAROM,… Paměti s pohybujícím se paměťovým médiem, disketa, hard-disk, CD-ROM, ap.

15.4. Sekvenční automat, synchronní a asynchronní režim, čítače s volitelným modulem. Konstrukce řadiče, direktivní řadič s mikroprogramem v paměti ROM, zpětnovazební mikroprogramový automat.

22.4. Obvody pro generování impulsů: oscilátory, multivibrátory, monostabilní klopné obvody ve strukturách logických členů. Čítače ve funkci časovačů a generátorů s proměnným kmitočtem.
29.4. Programovatelné logické obvody. Příklady - paměti PROM, obvody PAL, CPLD, FPGA. Standardní způsoby popisu funkce logického obvodu (HDL). Praktický postup aplikace.

13.5. Zobrazovací elementy pro alfanumerický a grafický výstup. Řízení a elektrické parametry zobrazovacích součástek. Konstrukční problémy obrazovkových monitorů.

20.5. Architektura procesoru, elementy vnitřní struktury procesoru a jejich vzájemná spolupráce. Úloha řadiče a jeho konstrukce, řízení adresové a datové sběrnice, definice signálů řídicí sběrnice.

27.5. Přenos dat mezi subsystémy, paralelní přenos: časový diagram vzájemné komunikace mezi funkčními bloky, handshake, třístavová sběrnice. Sériový synchronní a asynchronní přenos: napěťové úrovně sériových přenosových standardů, proudová smyčka a její obvodové řešení.

 

Zkouška: návrh číslicového obvodu podle zadání (s možností použít literaturu a poznámky z přednášek a cvičení), ústní zkouška podle otázek, které budou zveřejněny před koncem semestru.