Signálový procesor TI320c40

 

Procesor TMS320c40

 

Generace TMS320C4x

 

TMS320C4X jsou 32-bitové digitální signálové procesory s pohyblivou řádovou čárkou optimalizovány pro paralelní zpracování dat. Rodina ’C4x slučuje vysoce účinný CPU a DMA controler do šesti ko munikačních bran, které umožňují komunikaci počítače s více procesory a náročnými I / O aplikacemi. Všechny ’C4x jsou kompatibilní s TI’ multičipovým vývojovým systémem. Každý obsahuje na čip analytickou jednotku hardwarového přerušení pro paralelní zpracování vývoje a odstranění chyb. ’C4x přijímá zdrojový kód z TMS320C3X floating-point DSPS. Klíčové aplikace zahrnují 3-rozměrnou grafiku, zpracování obrazu, vytváření sítě a telekomunikační základnové stanice.

 

Obsah:

........................ Základní informace

........................ Mikroprocesorová jednotka CPU

........................ Paměť a sběrnice

........................ Komunikační porty

........................ DMA koprocesor

........................ Přehledová tabulka

........................ Přehled použitých zkratek ( soubor pdf )

........................ Odkaz na live WWW stránku

........................ Moje stránka

Základní informace

První v DSP řešeních rodiny ’C4x je TMS320C40. Je to procesor, který může pracovat s rychlostí do 30 MIPS/ 60 MFLOPS s maximální I / O rychlostí 384 Mbytes/s. ’C40 mají 2K-ová slova na čip RAM, 128-slovní programovou cache, a boot lo ader. Dvě vnější sběrnice umožňují adresovat čtyři gigaslova vnější paměti. ’C40 je k dispozici v 325-pinovém CPGA pouzdře.

Rysy ’C40 :

..................................... 33/ 40- ns na instrukci

..................................... 4G adresace vnější paměti

..................................... přijímá zdrojový kód z ’C3x

..................................... optimalizace ANSI C kompilátoru

..................................... emulační logik a integrovaná na čip a testovací rozhraní IEEE

..................................... 6 nebo 12 kanálů na chip DMA

..................................... šest komunikačních bran

..................................... 325-pinové PGA pouzdro

 

Blokový Diagram TMS320C40  

Zpět nahoru

Mikroprocesorová jednotka CPU

TMS320C4X má samostatný multiplikátor a zásobník a dosáhne až 60 MFLOPS. Výsledky jsou uloženy v jednom z 12 extended-precision registrů. To jsou 40-bitové registry s 32-bitovou mantisou a 8 - bitovým exponentem. Tyto registry mohou sloužit jako zdroj a určení pro početní operaci. Extended-precision registry jsou extrémně rychlá záloha pro programování v asembleru nebo C. Tyto registry dovolí uchovat mezivýsledky bez ukládání dat do paměti. Mají lepší výsledky ve více výkonném asembleru a více výkonném stupni C kompilátoru.

60 MFLOP-ový CPU má dvě nezávislé pomocné aritmetické jednotky (ARAU), které mohou generovat dvě adresy v jednom cy klu. Dvě ARAU komunikují souběžně s multiplikátorem a ALU. Podporují adresování s posunutím, adresování s indexovými registry (IR0 a IR1), kruhové adresování a bitové nepřímé adresování.

 Rysy ’C4x CPU jsou:

..................................... vysoká rychlost vnitřní souběžnosti: osm operací/cyklus pro maximální trvalý výkon

.................. ................... floating-point/ integer násobení

..................................... floating-point/ integer sčítání

..................................... dvoupřístupová data

..................................... aktualizuje čítačového cyklu

..................................... IEEE floating-point konverze

..................................... dělení a odmocnina ( zlepšující výkon )

..................................... jednoduchý bytový cyklus a schopnost půlslovního zpracování

..................................... registr CPU

  

Blokový diagram CPU TMS320C4x

 

Zpět nahoru

Struktura paměti a sběrnice

K realizaci plného výkonu ’C4x CPU, je důležité mít sběrnici a paměťovou architekturu, která je rychlostně kompatibilní. ’C4x přináší až čtyři 32-bitová slova každý cyklus: programový opcode, dva CPU datové operandy a DMA přesun dat. Vnitřní sběrnice může přenést všechny čtyři slova najednou za pomoci sedmi paměťových zdrojů pro data. ’C4x užívá sedmi vnitřních sběrnic k zdrojovému přístupu na čip:

Program adresa/data: CPU používá tyto sběrnice k podpoře instrukcí přinášených každý cyklus.

Adresa data/data: CPU může přinést v cyklu dva datové operandy, protože má dvě datově adresované sběrnice a jednu sběrnici, která může být zpřístupněná dvakrát v jednom cyklu.

DMA adresa/data: DMA užívá tyto sběrnice k provedení DMA přenosu souběžně s CPU operací.

 S vnitřními sběrnicemi v místě vstupu do DMA a CPU generuje ’C4x plány mohoucí užívat oboje vnitřní i vnější data a programovou paměť. Vnitřně má ’C4x dvě 1K × 32-bitové slovní bloky RAM s dvojitým přístupem , poskytující do čtyř slov programu nebo dat v jednom cyklu. Pro vnější paměť má ’C4x dvě identické 32-bitové sběrnice, mající adresu do 2G-slov paměti každá. ’C44 má dvě 24-bitové vnější adresové sběrnice, jejichž adresa je do 16M-slov. Každé zařízení má na instrukční cache na čip, ke zvýšení výk onu při používání pomalé vnější paměti.

 

Blokový diagram paměti a sběrnice TMS320C4x

 

Zpět nahoru

Komunikační porty

Komunikační porty ’C4x přenáší do 24 Mbytes/s v asynchronní meziprocesorové komunikaci nebo při obsluze náročných I/O operací. ’C40 má šest bran, a ’C44 má čtyři. Každá brána má čtyři řízené piny a osm datových pinů. Těchto 12 pinů poskytuje rozhraní k dalším’C4x. Kontrolní piny kombinované s kontrolní logikou rozhodují o dalším plánu určení doby datového přenosu a směru. Protože komunikační brány mají vestavěnou arbitráž a řízení systému, potřebujeme ke čtení a záznamu dat na mapu paměti ( I/O ) FIFO. V typickém přenosu DMA koprocesoru nebo CPU se data nejdříve zapisují na výstup FIFO. Pak komunikační brána pošle žádost příslušnému procesoru, který to bere na vědomí. Komunikační brána pak přenese slovo jako čtyři po sobě jdoucí bajty. Odpovídající procesor přijímá slovo v jeho vstupním FIFU, kde určený DMA nebo CPU může číst obsah. Všimněte si, že I/O FIFO poskytu je 16-slovní (slovo=32bitů) buffer mezi komunikačními bránami.

Rysy ’C4x komunikačních brán :

..................................... do 24 Mbytes/s obousměrné rozhraní na každé komunikační bráně pro rychlé i pomalé paralelní procesorové rozhraní

..................................... 8-slovní vstupní a 8-slovní výstupní FIFO buffer

..................................... automatickou arbitráž a handshaking pro řídící procesor do procesorového spojení< /P>

 

 

Blokový Diagram komunikačních portů TMS320C4x

Zpět nahoru

DMA koprocesor

TMS320C4X je schopen I/O přenosu až 384 Mbytes/s se šesti komunikačními bránami a dvěmi vnějšími sběrnicemi. K poskytnutí této rychlosti má ’C4x 6 nebo 12 kanálový DMA, který funguje nezávisle na CPU, a určenou adresu a datovou sběrnici k ochraně proti chybám na sběrnici. DMA je programovaný k přenosu dat z jednoho paměťového místa k dalšímu (komunikační brány jsou paměťově mapovány). DMA může začít úkol vyvolaný v CPU nebo vnějším přeruše-ním a může přerušit CPU v dokončení úkolu. DMA také zahrnuje link pointer registr dovolující v DMA programovat další úkol bez CPU. Každá komunikační brána má schopnost odeslat a přijmout, 12 DMA kanálů je potřebných při užití všech šesti komunikačních brán v obousměrné módu. DMA má split-mód operace určené k této funkci, dovolující obsluhu 12 I/O FIFO-buferů v komunikačních bránách. V případě obou CPU i DMA se zpřístupňuje stále stejný rezervní zdroj, prioritně může být přidělený k CPU, DMA, nebo smíšeně, kde CPU obdrží první přístup a pak následuje DMA.

’C4x DMA koprocesor rysy:

..................................... souběžný I/O maximální trvalý výkon CPU

..................................... samostatné nastavení počátečních hodnot

..................................... 6 nebo 12 kanálů DMA pro souběžné přenosy dat v paměti

..................................... tři operace/cyklus

..................................... 32-bitový přesun dat

.................... ................. aktualizovaný adresový registr

..................................... aktualizovaný přenosový čítač

..................................... výkon do 90 MOPS

  

Blokový diagram DMA koprocesoru TMS320C4x

Zpět nahoru

Souhrnné informace

 

Zpět nahoru

 

 

Poslední změna: 19 . 4 . 1999